## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-318368

(43)Date of publication of application: 07.11.2003

(51)Int.CI.

H01L 27/105 G11C 11/15 H01L 43/08

(21)Application number: 2002-120884

(71)Applicant: CANON INC

(22)Date of filing:

23.04.2002


(72)Inventor: SEKIGUCHI YOSHINOBU

## (54) MAGNETIC MEMORY DEVICE AND METHOD OF DRIVING THE SAME

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a memory device which can be driven with low power consumption and hardly has wire disconnection by generating a magnetic field needed for magnetization reversal without increasing a wiring current in a vertically magnetized TMR element.

SOLUTION: Wirings 71 and 72 which are so formed as to surround magnetoresistive effect elements 41 and 42 from three directions effectively apply vertical magnetic fields to the magnetoresistive effect elements 41 and 42. The wiring 71 is so formed as to meander through a plurality of magnetoresistive effect elements 411 and 41 which are arranged in line among those arranged into a matrix, simultaneously applying magnetic fields of opposite directions to the adjacent magnetoresistive effect elements 411 and 41. The plurality of magnetoresistive effect elements 411, 41, and 412 which are arranged in the extended direction of the wiring 71 and through which the wiring 71 meanders are positioned



alternately on both sides of the center line of the wiring 71 in the extended direction of the wiring 71, resulting in reduction in distance between the magnetoresistive effect elements 41 and 42 which are adjacent to each other in a direction vertical to the extended direction of the wiring 71.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-318368 (P2003-318368A)

(43)公開日 平成15年11月7日(2003.11.7)


(51) Int.Cl.7		識別記号	ΓI	テーマコード(参考)	
HOIL 2	7/105		G11C 11/15	140 5F0.83	
G11C 1	1/15	140		150	
		150	H 0 1 L 43/08	Z	
H01L 4	3/08		27/10	447	
			審査請求 未請求	請求項の数7 OL (全 8 頁)	
(21)出廢番号		特願2002-120884(P2002-120884)	(1-)		
				ン株式会社	
(22) 出顧日		平成14年4月23日(2002.4.23)	東京都大田区下丸子3丁目30番2号		
			(72)発明者 関口	• - • - •	
	•		1	大田区下丸子3丁目30番2号 キヤ	
			ノン株	式会社内	
			(74)代理人 100088	328	
			弁理士	金田 暢之 (外2名)	
			Fターム(参考) 5F	083 FZ10 GA05 JA35 JA36 JA37	
				JA39 JA40 LA01 LA11 NA06	
		•		NA16 NA19	
		•		NA16 NA19	

## (54) 【発明の名称】 磁性メモリ装置およびその駆動方法

## (57)【要約】

【課題】 垂直磁化TMR素子において、配線電流を増大させることなく、磁化反転に必要な磁場を発生させ、 低消費電力で、配線の断裂が生じにくいメモリ装置を提供する。

【解決手段】 磁気抵抗効果素子41,42を3方向から囲むように配置された配線71,72が、磁気抵抗効果素子41,42に効果的に垂直磁場を印加する。また、配線71は、マトリクス状に配置されたうちの一列に並んだ複数の磁気抵抗効果素子411,41を縫うように蛇行して配置されており、隣接する磁気抵抗効果素子411,41に同時に逆方向の磁場を印加する。配線71の延伸方向に並び、配線71によって縫われる複数の磁気抵抗効果素子411,41,412が、延伸方向の中心線から両側に交互にずれて配置されており、配線71の延伸方向に垂直な方向に互いに隣接する磁気抵抗効果素子41,42の間隔が狭められている。



#### 【特許請求の範囲】

【請求項1】 薄い絶縁層を保磁力の異なる2層の垂直 磁化膜で挟んで構成される垂直磁化型の磁気抵抗効果素 子がマトリクス状に配置された磁性メモリ装置におい て、

前記磁気抵抗効果素子に垂直に磁場を印加するための少なくとも1つの配線が、前記磁気抵抗効果素子を囲むように配置されていることを特徴とする磁性メモリ装置。 【請求項2】 前記配線が前記磁気抵抗効果素子を3方向から囲むように配置されていることを特徴とする請求 10項1記載の磁性メモリ装置。

【請求項3】 前記配線が、マトリクス状に配置された うちの一列に並んだ複数の前記磁気抵抗効果素子を縫う ように蛇行して配置されていることを特徴とする、請求 項2記載の磁性メモリ装置。

【請求項4】 前記配線の延伸方向に並び、前記配線によって縫われる複数の前記磁気抵抗効果素子が、前記延伸方向の中心線から両側に交互にずれて配置されていることを特徴とする、請求項3記載の磁性メモリ装置。

【請求項5】前記配線が第1の書き込み配線であり、前 20 素子の抵抗値が最大となる。 記第1の書き込み配線の延伸方向と垂直に延伸する第2 【0004】2つの磁性層の の書き込み配線が、前記第1の配線の延伸方向に並んだ 複数の前記磁気抵抗効果素子の間に配置されており、前 記第1の書き込み配線および前記第2の書き込み配線に 同時に電流が流れると、前記第1の書き込み配線に隣接 し前記第2の書き込み配線を挟んだ、対をなす2つの磁 気抵抗効果素子を互いに逆方向に磁化することで1ピッ トの情報を記録することを特徴とする、請求項4記載の 出てきる。さらに、この素子

【請求項 6 】 前記第2の書き込み配線が、該第2の書 30 き込み配線の延伸方向に並んだ複数の磁気抵抗効果素子と電気的に接続されており、該磁気抵抗効果素子に記録された情報を読出すとき、該磁気抵抗効果素子に電圧を印加するために使用されることを特徴とする、請求項 5 記載の磁気メモリ装置。

【請求項7】 請求項5または6に記載された磁気メモリ装置の駆動方法において、

前記第1の配線に一方向に電流を流して、該第1の配線 に隣接する前記磁気抵抗効果素子の所望の対に第1の情 報を書き込む第1のステップと、

前記第1の配線に前記第1のステップと逆方向の電流を流して、前記第1の配線に隣接する前記磁気抵抗効果素子の対のうち、前記第1のステップで情報を書き込まなかった対に第2の情報を書き込む第2のステップを有することを特徴とする、磁気メモリ装置の駆動方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、磁性層の磁化方向 により情報を記録する不揮発磁気メモリ装置およびその 駆動方法に関する。 [0002]

【従来の技術】磁気メモリは、半導体メモリと同じく稼動部のない固体メモリである。しかし、磁気メモリは、電源が断たれても情報を失わない、繰り返し書換え回数が無限回である、放射線が入射しても記録内容が消失する危険性がない等、半導体メモリと比較して利点を持っている。

【0003】強磁性トンネル接合を利用した磁気メモリ素子は、2つの強磁性層の間に、数nm厚の薄い絶縁体からなるトンネル障壁層を挟んだ構造を持っている。磁気抵抗効果素子(TMR素子)と呼ばれるこの素子では、強磁性層間に一定の電流を流した状態で強磁性層面内に外部磁界を印加すると、両磁性層の磁化の相対角度に応じて抵抗値が変化する磁気抵抗効果現象が現れる。この2つの磁性層の磁化が平行であり、かつ同じ方向であるとき、磁化が平行であると言われる。磁化が平衡のとき、素子の抵抗値は最小となる。また、2層の磁性層の磁化が平行であるが、磁化の向きが反対であるとき、磁化が反平行であると言われる。磁化が反平行のとき、磁化が反平行であると言われる。磁化が反平行のとき、素子の抵抗値が最大となる。

【0004】2つの磁性層の保磁力に違いを与えておき、外部から印加する磁界の強さを調整することによって、2層の磁性層の磁化状態を平行とするか、または反平行とするかを自由に選択することができる。また、抵抗値の違いから、2つの磁性層の磁化状態が平行か反平行かを検出することができる。そのため、この索子は、2層の磁化状態によって情報を記憶し、抵抗値の違いによって情報を読み出すことのできるメモリ素子として利用できる。さらに、この素子の磁化状態は、外部から磁場が印加されないかぎり維持されるため、この素子は不揮発メモリを構成することができる。

[0005]トンネル障壁層にAlの表面酸化膜を用いると、20%近い磁気抵抗変化率を示す強磁性トンネル接合素子が得られるようになったことから、強磁性トンネル接合素子の磁気ヘッドや磁気メモリへの応用の可能性が高まってきた。このように大きな磁気抵抗変化率を報告している代表例として、「1996年4月、ジャーナル・オブ・アブライド・フィジックス、79巻、4724~4729頁(Journal of Applied Physics, vol.79, 4724~4729, 1996)」がある。

【0006】メモリ装置では、集積度を向上させるために、素子サイズの小型化が要求される。しかし、磁気メモリ装置では、素子サイズを小型化すると、磁性層の反磁界が急激に増大する。磁化方向によって情報を記録するメモリ層には、反磁界以上の外部磁界の印加することが必要であり、その外部磁界を誘起するために大きな書き込み電流が必要となる。電流が大きくなれば、メモリ装置の消費電力は増大するという問題がある。また、大50電流が流れれば配線における電流密度が高くなるので、

エレクトロマイグレーションにより、配線の断裂が懸念

[0007] そとで、素子サイズを小さくした際の反磁 界の増大を回避する方法の一例として、垂直方向に磁化 する磁性層で構成された垂直磁化TMR素子が特開平1 1-213650号公報に提案されている。垂直磁化T MR素子は、素子を微細化しても反磁界の増大は非常に 小さく、また面内磁化TMR構成のように磁化方向を安 定させるために、素子を磁化容易軸方向に長くする必要 がないので、高密度集積が可能となる。このように磁性 10 膜に垂直磁化膜を用いることによって、面内磁化膜を用 いた素子では不可能であったメモリセルの高集積化が達 成されている。

### [8000]

【発明が解決しようとする課題】垂直TMR素子は垂直 方向に磁化するので、書き込み配線に電流を流すことに より誘起される磁界はTMR素子に垂直に印加させる必 要がある。したがって、書き込み配線はTMR素子の上 下方向ではなく、横方向に配置する必要があるので、T 裕程度の距離は離れることになる。

【0009】一方、面内TMR素子では、書き込み配線 上に素子が積層されるので、TMR素子と書き込み配線 との距離を絶縁層の厚さ程度まで接近配置することがで きる。垂直磁化TMR素子は、面内磁化TMR素子に比 べて書き込み配線との距離が離れるので、垂直磁化TM R素子と面内磁化TMR素子の磁性層の反転磁界が同じ であれば、磁化を反転させるだけの磁場を索子に印加す るのに、より大きな電流が必要とされ、それだけ消費電 力も大きくなる。

【0010】本発明の目的は、垂直磁化TMR素子と書 き込み配線の距離が違くても、配線電流を増大させると となく、磁化反転に必要な磁場を発生させることがで き、低消費電力で、電流密度の増大による配線の断裂の 生じにくいメモリ装置を提供することである。

## [0011]

【課題を解決するための手段】上記目的を達成するため に、本発明の磁性メモリ装置は、薄い絶縁層を保磁力の 異なる2層の垂直磁化膜で挟んで構成される垂直磁化型 の磁気抵抗効果素子がマトリクス状に配置された磁性メ モリ装置において、前記磁気抵抗効果素子に垂直に磁場 を印加するための少なくとも1つの配線が、前記磁気抵 抗効果素子を囲むように配置されていることを特徴とし ている。

【0012】したがって、配線が磁気抵抗効果素子を囲 むように配置されているので、配線に電流が流れること により誘起される磁場が磁気抵抗効果素子に効果的に印 加されるので、配線に流す電流を増大させることなく、 磁気抵抗効果素子に印加される磁場を増大させることが できる。

【0013】また、前記配線が前記磁気抵抗効果素子を 3方向から囲むように配置されていてもよい。

【0014】さらに、前記配線が、マトリクス状に配置 されたうちの一列に並んだ複数の前記磁気抵抗効果素子 を縫うように蛇行して配置されていてもよい。

【0015】したがって、配線が複数の磁気抵抗効果素 子を縫うように蛇行して配置されているので、配線に電 流を流すと、隣接する磁気抵抗効果素子に同時に逆方向 の磁場が印加され、2つの磁気抵抗効果素子を対として 相補動作させることができる。

【0016】さらに、前記配線の延伸方向に並び、前記 配線によって縫われる複数の前記磁気抵抗効果素子が、 前記延伸方向の中心線から両側に交互にずれて配置され ていてもよい。

[0017] したがって、配線によって縫われる複数の 磁気抵抗効果素子が交互にずれて配置されているので、 配線の延伸方向に垂直な方向に互いに隣接する磁気抵抗 効果素子の間隔を狭めることができる。

【0018】さらに、前記配線が第1の書き込み配線で MR 素子と書き込み配線とは、プロセスの位置合わせ余 20 あり、前記第1の書き込み配線の延伸方向と垂直に延伸 する第2の書き込み配線が、前記第1の配線の延伸方向 に並んだ複数の前記磁気抵抗効果素子の間に配置されて おり、前記第1の書き込み配線および前記第2の書き込 み配線に同時に電流が流れると、前記第1の書き込み配 線に隣接し前記第2の書き込み配線を挟んだ、対をなす 2つの磁気抵抗効果素子を互いに逆方向に磁化すること で1ビットの情報を記録してもよい。

> 【0019】さらに、前記第2の書き込み配線が、該第 2の書き込み配線の延伸方向に並んだ複数の磁気抵抗効 果素子と電気的に接続されており、該磁気抵抗効果素子 に記録された情報を読出すとき、該磁気抵抗効果素子に 電圧を印加するために使用されてもよい。

【0020】したがって、第2の書き込み配線で読み出 し配線を兼ねることができるので、読み出し配線の数を 削減するととができる。

【0021】本発明の磁気メモリ装置の駆動方法は、上 述された磁気メモリ装置の駆動方法において、前記第1 の配線に一方向に電流を流して、該第1の配線に隣接す る前記磁気抵抗効果素子の所望の対に第1の情報を書き 込む第1のステップと、前記第1の配線に前記第1のス テップと逆方向の電流を流して、前記第1の配線に隣接 する前記磁気抵抗効果素子の対のうち、前記第1のステ ップで情報を書き込まなかった対に第2の情報を書き込 む第2のステップを有している。

#### [0022]

【発明の実施の形態】本発明は、書き込み配線を、単な る直線でなくTMR索子を囲むように配置することによ り、書き込み配線の電流を増大させることなく、TMR 素子に印加される磁場を大幅に増大させるものである。 [0023] 本発明の実施形態の磁性メモリ装置では、

互いに垂直な2つの書き込み配線のうちの一方が、垂直 磁化TMR素子を3方向から囲み、その書き込み配線の 延伸方向に並んだ垂直磁化TMR索子を縫うように蛇行 して配置されている。

【0024】また、蛇行しない他方の書き込み配線が、 蛇行して配置された書き込み配線の延伸方向に配列され ている隣接索子間に配置されることにより、蛇行しない 1本の書き込み配線により、その両側の隣接素子を互い に逆方向に磁化させて相補動作させ、2セルに1ビット の情報を記録する。

(第1の実施形態)図1は、第1の実施形態の磁性薄膜 メモリにおけるTMR索子および配線の配置を模式的に 示した図である。図1では、2つの書き込み配線である X配線11とY配線12が互いに直交する方向に延伸し ている。また、Y配線12は垂直磁化TMR素子を3方 向から囲むように蛇行して配置されている。

【0025】Y配線12に、図1の矢印の方向の電流が 流れると、蛇行して流れる電流によって誘起される磁場 がTMR素子に3方向から印加されるので、TMR素子 に印加される磁場は、Y配線12が直線の場合と比較し 20 て3倍程度となる。

【0026】また、Y配線12からの磁場は、Y方向に 並んでいるTMR素子13a、13bに対して、紙面を 裏から表に貫く方向と、表から裏に貫く方向とが交互に 印加される。

【0027】一方、X配線11はY方向に配列している TMR素子13a、13b間に配置されており、一部分 では絶縁層を介してY配線12と重なっている。X配線 11に、図1の矢印の方向の電流が流れると、X配線1 1の上側のTMR素子13aには、紙面を裏から表に貫 30 く方向の磁場が印加され、下側のTMR素子13bに は、紙面を表から裏に貫く方向の磁場が印加される。そ して、これらの磁場は、Y配線12から印加される磁場 とそれぞれ同方向であり、隣接するTMR素子13a、 13 b同士では互いに逆方向である。

【0028】したがって、Y配線12とX配線11の電 流を逆方向にすると、隣接するTMR素子13a、13 bの磁化状態は逆転する。例えば、2つのTMR素子1 3a、13bの磁化状態が図1(a)に示された状態の ときを"0"に、図1 (b) に示された状態のときを "1"に対応させることで情報が記録できる。このよう にして、第1の実施形態の磁性薄膜メモリは、2つのT MR素子13a、13bで1ビットの情報を記録すると とができる。したがって、本実施形態の磁性薄膜メモリ の駆動方法は、例えば、まず、Y配線12に図1(a) に示された方向に電流を流し、それと同時に、情報 "O"を書き込むべき素子対に挟まれたX配線に図1

(a)に示された方向に電流を流すことで所望の素子対 に情報"0"を記録する。その後、Y配線12に図1

(b)に示された方向に電流を流し、それと同時に、情 50 並んでいるTMR素子の間に配置されている。X配線に

報"1"を書き込むべき素子対に挟まれたX配線に図1 (b) に示された方向に電流を流すことで、残りの素子 対に情報"1"を記録する。

【0029】図2は、第1の実施形態の磁性薄膜メモリ のレイアウト図と、それに対応する断面構造図である。 図2(a)はレイアウト図であり、図2(b)は図2 (a) におけるA-A'断面の断面構造図である。

【0030】図2には、主に、X方向に隣接した2つの TMR素子41、42と、2つのTMR素子41、42 10 に対応する選択用の電界効果型トランジスタ (FET) と、Y配線71、72と、読み出し配線6が示されてい る。また、図2には、さらにTMR素子41の上下に隣 接するTMR索子411、412と、読み出し配線6の 上下に隣接する読み出し配線62、61が示されてい る。図2を参照すると、TMR素子42用のY配線72 は、2つ電界効果型トランジスタの素子分離領域3の上 部に形成され、メモリ素子41用のY配線71は、電界 効果トランジスタのソース領域21の上部に配置されて いる。

【0031】図2(b)によれば、p型シリコン基板1 上に、SiO,からなる埋め込み型素子分離領域3と、 スイッチング素子として機能する電界効果型トランジス タのドレインおよびソースとなるn型拡散領域20およ びn型拡散領域21と、SiOスゲート絶縁膜22とポ リシリコンゲート電極23とが形成されている。

【0032】TMR素子41、42は、厚さ約1nmの 酸化アルミニウム層を、垂直方向に磁化容易軸を有する 2層のフェリ磁性体GdFeCo、TbFeCoで挟ん だ構造を有している。そして、例えば、TMR素子41 は、TiNローカル配線5を介して、素子選択用の電界 効果型トランジスタのドレイン20に接続されるととも に、Ti/AlSiCu/Tiで構成された読み出し用 のビット線6に接続されている。

【0033】Y配線71、72は、それぞれTMR案子 41、42を3方向から囲むように形成されており、T MR素子41、42の底面よりもp型シリコン基板1側 に設けられている。

【0034】例えば、図2(a)において、Y配線71 に電流が流れると、TMR素子41に面するY配線71 40 の3つの部分により誘起された磁場が重なり合ってTM R素子71に印加されるので、Y配線が直線の場合と比 較して、同じ大きさの電流で大きな磁場を印加できる。 【0035】また、図2(a)において、TMR素子4 1の上または下に隣接するTMR素子411、412 は、Y配線71に逆周りに囲まれているため、TMR素 子41と逆方向の磁場が印加され、Y配線を共有するT MR素子列には、交互に逆方向の磁場が印加される。

【0036】図1に示したように、X方向の書き込み配 線であるX配線(図2(a)では不図示)は、Y方向に

図1(a)の矢印の方向に流れる電流により誘起される 磁場は、そのX配線の上側にあるTMR素子に対して紙 面の裏から表に向かい、配線の下側にあるTMR素子に 対して紙面の表から裏に向かうので、隣接するTMR素 子 (図1ではTMR素子13a、13b) に対して互い に逆方向に印加される。

【0037】例えば、図2において、X配線がTMR素 子41とTMR素子411の間にX配線があるとする と、TMR素子41、411には互いに逆方向の磁場が 印加される。したがって、隣接するTMR素子41、4 10 11には、Y配線71により発生する互いに逆方向の垂 直磁場と、X配線により発生する同一方向の磁場が印加 される。これにより、TMR索子41、411のメモリ 層は互いに逆方向に磁化され、TMR素子41、411 は相補的に動作し、1ピットの情報を記録する。

【0038】情報の読み出しに関しては、図2(b)に 示されたように、TMR素子41の一端は素子選択用の 電界効果型トランジスタに接続され、他端は読み出し配 線6に接続される構成である。相補動作するTMR素子 41、411の素子抵抗は、必ず、一方が高抵抗であ り、他方が低抵抗である。したがって、TMR素子4 1、411の電界効果型トランジスタをオンにして、2 つのTMR素子41、411に電流を流すと、それぞれ の読み出し配線6、62の電位には差が生じる。この読 み出し配線6、62の電位差を不図示の検出回路により 検出すれば、情報を読み出すことができる。

【0039】以上説明したように、第1の実施形態によ れば、Y配線がTMR素子を3方向から囲むように蛇行 して配置されているので、書き込み電流を増大させると となく、TMR素子に印加される磁場を増大させること 30 ができ、消費電力を増大させずに、低消費電力で、電流 密度の増大による配線の断裂の生じにくい磁性薄膜メモ リを実現できる。

【0040】また、第1の実施形態によれば、Y配線が TMR素子を3方向から囲むように蛇行して、Y方向に 隣接する各TMR素子に互いに逆方向の磁場を印加する ように配置されており、Y方向に隣接する2つのTMR 素子の間にX配線が配置されているので、互いに逆方向 の磁場がY方向に隣接する各TMR素子に交互に印加さ れ、2つのTMR素子が相補動作して1ビットの情報を 40 ドレイン領域の直上に、TMR素子を配置できない。 記録する磁性薄膜メモリが容易に実現される。

【0041】なお、X配線は、相補動作する一対のTM R素子の間に配置されるので、図1(a)に示されたよ うに、TMR素子間に1つおきに配置される。一方、読 み出し配線は、Y方向に並んだTMR素子毎に設ける必 要がある。ととで、図3に示すように、読み出し配線を TMR素子間に配置し、かつ、X方向に並んでいるTM R衆子と電気的に接続される構成とすれば、読み出し配 線は、書き込み用のX配線を兼ねることができ、配線数 を削減できる。

(第2の実施形態) 図4は、第2の実施形態の磁性薄膜 メモリのレイアウト図と、それに対応する断面構造図で ある。図4(a)はレイアウト図であり、図4(b)は 図4(a)におけるA-A、断面の断面構造図である。 【0042】図4には、主に、X方向に隣接した2つの TMR素子41、42と、2つのTMR素子41、42 に対応する選択用の電界効果型トランジスタ(FET) と、Y配線71、72と、読み出し配線6が示されてい る。また、図4には、さらにTMR素子41の上下に隣 接するTMR素子411、412と、読み出し配線6の 上下に隣接する読み出し配線62、61が示されてい

【0043】図4によれば、第2の実施形態の磁性薄膜 メモリは、Y方向に並ぶTMR素子がY方向の中心線か ら両側(図中の左右)に交互にずれて配置されている。 以下、TMR素子が左右に交互にずれて配置されている ことを、千鳥状に配置されていると言うことにする。 【0044】また、本実施形態の磁性薄膜メモリは、2 つの電界効果型トランジスタがソース領域を共有する構 20 成となっている。

【0045】CCで、プロセスの最小加工寸法をFと し、位置合わせ余裕を0.5Fとする。一般に、電界効 果型トランジスタの配置がメモリの集積度を左右する が、例えばドレイン同士が素子分離領域を挟んで隣接す る場合、ドレイン電極の間隔を2Fとすると集積度が高 くできる。第2の実施形態の磁性薄膜メモリは、Y方向 のTMR素子411、41、42が千鳥状に配置されて いるので、図4に示したように、各TMR素子41、4 2に接続されたプラグの間隔が電界効果型トランジスタ の素子分離領域3を挟んで2Fとなっている。そのた め、TMR素子を電界効果型トランジスタのドレイン領 域の直上に配置したレイアウトが実現でき、加工が容易 となり製造コストが削減される。

【0046】これに対して、第1の実施形態では、図2 (a) に示したように、TMR素子41とTMR素子4 2の間には、幅がFの配線が2本と、幅が0.5Fの位 置合わせ余裕が3つあるので、TMR素子41とTMR 素子42の間隔は3.5Fである。そのため、集積度を 最大にするように配置された電界効果型トランジスタの

(第3の実施形態) 図5は、第3の実施形態の磁性薄膜 メモリのレイアウト図である。図6は、図5に示された 磁性薄膜メモリの断面構造図である。図6(a)はA-A′断面、図6(b)はB-B′断面の断面構造図であ

【0047】図5および図6(a)には、A-A′断面 に関連して、X方向に隣接したTMR素子41、42 と、2つのTMR索子41、42に対応する選択用の電 界効果型トランジスタと、Y配線71、72と、読み出 50 し配線6が示されている。また、図5 および図6 (b)

すと、隣接する磁気抵抗効果素子に同時に逆方向の磁場 が印加されるので、2つの磁気抵抗効果素子を対として 相補動作し、1ピットの情報を記録する磁気メモリ装置

10

【0054】また、配線によって縫われる複数の磁気抵 抗効果素子が交互にずれて配置されているので、配線の 延伸方向に垂直な方向に互いに隣接する磁気抵抗効果素 子の間隔を狭めることができ、加工が容易な構造とする ことができる。

を容易に実現することができる。

【0055】また、第2の書き込み配線で読み出し配線 10 を兼ねることができるので、読み出し配線の数を削減す ることができ、加工が容易で製造コストが低減される。 【図面の簡単な説明】

【図1】第1の実施形態の磁性薄膜メモリにおけるTM R素子および配線の配置を模式的に示した図である。

【図2】第1の実施形態の磁性薄膜メモリのレイアウト 図と、それに対応する断面構造図である。

【図3】第1の実施形態の磁性薄膜メモリのX配線をT MR素子に接続した場合のレイアウト図である。

図と、それに対応する断面構造図である。

【図5】第3の実施形態の磁性薄膜メモリのレイアウト 図である。

【図6】図5に示された磁性薄膜メモリの断面構造図で ある。

【符号の説明】

1 p型シリコン基板

20, 201, 21, 211 n型拡散領域

22, 221 ゲート絶縁膜

ポリシリコンゲート電極

素子分離領域 3

X配線 1 1

12, 71, 72 Y配線

13a, 13b, 41, 411, 412, 42, 422 TMR素子

5, 51 TiNローカル配線

6.61.62 読み出し配線

には、B-B'断面に関連して、X方向に隣接したTM R素子412、422と、2つのTMR素子412、4 22に対応する選択用の電界効果型トランジスタと、A - A′断面と同じY配線71、72と、読み出し配線6 1が示されている。

【0048】図5によれば、Y配線71とY配線72と は線対称の形状となっている。また、図5によれば、A - A′ 断面において、TMR素子41とTMR素子42 の間隔は2Fであり、B-B′断面において、TMR素 子412とTMR素子422の間隔が3.5Fである。 【0049】図6(a)を参照すると、A-A'断面で は、TMR素子41とTMR素子42との間隔が2Fな ので、TMR素子41とTMR素子42を電界効果型ト ランジスタの紫子分離領域3を挟んでドレイン領域の直 上に配置し、Y配線をゲート電極の直上にすることが可 能となっている。

【0050】また、B-B'断面においてTMR素子4 12とTMR素子422の間隔を3.5Fとすること で、第3の実施形態の磁性薄膜メモリにおいては、TM R素子を囲むY配線をTMR素子の外面より0.75F 20 【図4】第2の実施形態の磁性薄膜メモリのレイアウト 程度張り出させることが可能となっている。そのため、 Y配線の電流により誘起される磁場がTMR素子に効果 的に印加される。


【0051】これに対して、第2の実施形態では、図4 (a) に示したように、Y配線がTMR素子の外面と一 致する位置までしか囲んでいないので、その部分では、 Y配線の電流により誘起される磁場が効果的にTMR素 子に印加されていない。

[0052]


【発明の効果】本発明によれば、配線が磁気抵抗効果素 30 23,231 子を囲むように配置されているので、配線に電流が流れ るととにより誘起される磁場が磁気抵抗効果素子に効果 的に印加され、配線に流す電流を増大させることなく、 磁気抵抗効果素子に印加される磁場を増大させることが でき、低消費電力で、配線が断裂しにくい磁気メモリ装 置を実現することができる。


【0053】また、配線が複数の磁気抵抗効果素子を縫 うように蛇行して配置されているので、配線に電流を流

(6) ·



[図4]





# 【図6】

